基于SOPC实现CAN总线/PCI接口通信卡

设计利用SOPC技术,在FPGA芯片上实现通用PCI接口控制和CAN总线控制逻辑设计,辅以FIFO实现CAN总线上各节点与工业控制计算机之间的通信。PCI接口控制和CAN总线控制逻辑集成到一片FPGA芯片内中,这样可以减少外围芯片的数量,提高信号可靠性并降低系统的整体成本。     

基于PCI9054的PCI接口板设计

用PCI接口芯片实现的PCI总线接口板具有成本低通用,设计难度低,开发周期短的优点,使用这种设计方法能够减少许多相应的外围器件,可用于开发各种高速数据采集系统、图象处理系统等PCI总线扩展板。     

RS422通信接口卡的设计与实现

介绍了四通道的RS422通信接口卡设计与实现。该接口卡可以用于高速的数据通信中。选择的通信接口芯片允许多达128个同样的接口芯片接在同一总线上，为多机通信的实现提供了极大的方便。文中还描述了Windows98下的通信程序的实现方法。     

基于CPLD的键盘接口电路

本设计是用VHDL语言来实现的基于RS232按位串行通信总线的行列式矩阵键盘接口电路,具有复位和串行数据的接收与发送功能,根据发光二极管led0—led2的显示状态可判断芯片的工作情况;实现所有电路功能的程序均是在美国ALTERA公司生产的具有现场可编程功能的芯片EPM7128SLC84-15上调试通过的。该电路的设计贴近生活,实用性强,制成芯片后可作为一般的PC机键盘与主机的接口使用。     

AMD 主板

网吧专案之四月风暴--捷波K8F7P独领风骚 捷波网吧专用主板K8F7P网吧版采用nVIDIA nForce4-4X芯片组设计，支持Socket754接口AMD系列处理器。处理器整合单通道DDR400内存控制器，主板提供3个DIMM插槽。同时还提供PCI—E总线显卡插槽、2个PCI—EX1、3个传统PCI插槽、4个SATA接口（支持NV RAID），比同类主流产品具有更好的升级潜力。     

基于可编程逻辑器件的数据传输接口研究与设计

目前部分基于X86体系结构平台的测试仪器已经采用了PCI板卡设备来控制整个测试电路的运行、采集测试数据,因此在PCI板卡上的本地总线与数据传输电路之间需要设计接口电路。在分析PCI9054接口控制器的基础上,研究和设计了一种实用的数据传输接口电路并在现场可编程门阵列器件内部得以实现。     

基于PCI总线技术的数据传输系统

基于PCI总线技术的数据传输系统设计就是完成了PCI总线通信系统设计,也就是完成了TMS320C6713通过PCI桥和上位机通信.     

一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试，降低芯片测试的复杂性及成本，本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现，设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较，该模型具有结构简单、多接口、高效率、调试使用方便等特点，本文对此CPU模型的设计思想，结构作了介绍和分析。     

利用现场总线实现多机通信

本文介绍了利用多个PHILIPS 82C2 0 0CAN控制器及CAN接口芯片 82C2 5 0组成CAN总线 ,实现多CPU复杂通信的硬件电路及通信软件设计纲要     

PROFIBUS-DP智能从站的设计

工业现场设备与PROFIBUS-DP总线网络连接实现数据通信,离不开PROFIBUS-DP总线通信转换接口。概括叙述了PROFIBUS总线的特点、总线协议,以及作为通信转换接口的PROFIBUS-DP从站开发的步骤。针对智能从站的软件设计和硬件设计进行了详细介绍。以单片机和SPC3为核心开发的智能从站能够实现现场总线控制系统中Profibus总线网络与设备之间的通信任务。     

高度综合总线技术硬件平台设计

为了满足高度综合化机架间和机架内LRM之间大容量数据通信和高速与低速总线之间 数据交互通信需求,集成高速总线FC、RapidIO、PCI和低速总线CAN、RS485、LVDS电平同步 串行总线以及M-LVDS电平同步串行总线,设计了高度综合的总线技术硬件平台,满足了机 架间640 Mbit/s有效数据带宽需求、机架内LRM之间1 024 Mbit/s有效数据带宽需 求以及机架内部低速总线与高速总线交互需求,其综合化和通用化的设计理念以及总线传输 技术的高带宽、低延迟的高性能特性,对各个电子通信系统领域具有重要的借鉴意义。     

基于FPGA的OBS边缘节点总线控制硬件设计

给出了一种OBS边缘节点总线控制的硬件设计方案。该方案采用循环四次握手的方式完成主模块与其它从模块的通信,用轮询的方式把几个可能引起时序上冲突的信号,按顺序分配到不同的时钟周期上。整个方案以FPGA芯片EP2C20F484C8为基础实现,在Quartus Ⅱ软件上编译通过。仿真结果显示:该方案不仅能够解决时序冲突的问题,而且最高工作频率达到340 MHz,在整个控制模块中占用的逻辑单元(LE)数目仅为0.9%。     

一种基于openVPX的通用信号处理平台设计

针对大总线带宽及高运算能力的应用需求,给出了一种新的信号处理平台的硬件设计方案 。处理平台总体架构满足openVPX标准,采用LevelⅡ的RapidIO总线和双星型的RapidIO交换 网络,利用高性能的DSP和FPGA处理芯片,处理平台的总线带宽可达到37.8 Gbit/s。处 理平台具有很强的灵活性和一定的通用性,且已在工程中成功应用。     

基于CPCI总线的动态可重构系统

本文提出了一种基于CPCI总线和可编程片上系统的动态可重构系统平台，深入研究了软硬件动态可重构设计思想，开发了基于CPCI总线的软硬件动态可重构系统原理样机，指出了动态可重构目标系统的良好应用前景。     

箔条/红外弹投放器自动测试系统的设计

为实现信息化的综合保障,满足部队对机载自卫电子对抗系统内外场的检测需求, 完成了对某型箔条/红外弹投放器自动测试系统的设计应用。详细阐述了以工控机和插卡式 模块为核心的系统硬件和软件程序的设计过程,采用开放式设计思想和PCI总线技术,统一 软硬件平台和接口,实现快速准确定位到故障模块。     

一种基于PCI9656的64位PCI高速

介绍了PCI9656的内部硬件结构,重点说明了基于PCI9656实现的采集卡的硬件配置及时序控制,最后简单介绍了采集卡驱动程序的设计与实现。该采集卡与以往的同类采集卡相比,提高了采集速率,可用于32/64位系统环境,实现信号处理检前数据采集。     

MCS—51单片机间的远程数据通信

本文介绍了利用MCS—51单片机现有软件和硬件资源实现远程数据通信的一种简单实用的方法。由这一方法构成的系统具有较低的成本和较高的可靠性。文中最后给出了接收和发送实验程序清单。     

SAR目标模拟器硬件平台设计与实现

针对当前国内大多数雷达目标模拟器不能模拟大时带宽积合成孔径雷达（SAR）目标回波问 题,提出了一种SAR目标模拟器硬件平台架构,采用FPGA控制DDRII存储器来存储和输出数字 回波,通过数模转换后可以输出带宽150 MHz以上模拟回波信号。由于主机与目标模拟板通 信采用CPCI总线,其数据吞吐率比采用USB接口的注入式SAR目标模拟器高。该平台可以3个 通道同时输出不同信号,因此可模拟聚束、条带和扫描SAR等工作模式回波。测试结果表明 该平台满足系统指标设计要求。     

计算机总线的发展趋势

本文着重介绍世界上目前最流行的几种计算机总线的情况，以及今后的发展趋势。     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。