超长可变点数FFT处理器设计与实现

介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)实现了可计算1k~1M点序列长度可变的FFT/IFFT处理器。     

基于FPGA的脉冲压缩雷达目标模拟器设计

目标模拟器在雷达的研制生产过程中具有重要的意义,不仅能加快项目开发进度,还 能降低研制和实验费用。介绍的模拟器主要是针对脉冲压缩雷达而设计,该模拟器通过对雷 达回波中频信号模拟,利用FPGA技术实现,具有设计简单、使用方便、成本低等特点。首先 根据系统要求建立了二相码脉冲压缩雷达目标回波信号的数学模型,利用辛克函数模拟雷达 天线扫描状态;然后给出了基于FPGA的设计解决方案以及主要模块的实现方法;最后给出了 设计可行的结论,同时指出了今后将改进的地方。     

雷达接收机数据采集平台及其FFT实现

介绍了小型化、通用化和实时信号处理要求下，雷达接收机的通用数据采集处理硬件平台。采用Xilinx公司最新平台级FPGA产品Spartan-3系列芯片构建平台，并实现其中的FFT于模块。试验表明，处理精度和速度都满足要求，为该方案的可行性和后续模块的实现提供了依据。     

用XCF32P实现FPGA的高速动态配置

分析了Xilinx的Vertex Ⅱ Pro系列FPGA的配置流程和时序要求，以及Xitinx的在系统可编程PROM芯片XCF32P的内部结构和功能特点，介绍了在同一硬件平台下用XCP32P对FPGA不同的软件版本实现动态加载的设计方法及应用。     

超混沌视频加密系统的FPGA设计与实现

随着多媒体技术的不断发展，视频信息安全愈发受到人们的关注。为解决视频信息的安全问题，提出了一种基于现场可编程门阵列(FPGA)技术的超混沌视频加密方法。在加密过程中，一方面FPGA控制数字摄像头实现实时彩色视频信息的采集；另一方面，在计算机密钥指令下，利用FPGA使超混沌系统产生有效的伪随机序列，实现对所采集视频信息的数据和地址的双重超混沌加密。给出了具体的超混沌视频加密算法和设计流程以及FPGA实现结果。安全性分析表明，明密文主观视觉对比显著不同，密钥空间大，视频图像统计特性的相关性弱，说明基于FPGA的超混沌视频加密系统加密效果良好可靠。     

基于FPGA的DDS研究和实现

本文介绍了一种基于查找表（LUT）的直接数字频率合成器0）DS）的工作原理，并且给出了具体的设计方案和参数，利用FPGA芯片的特点，在Altera公司的cycloneⅢ系列的FPGA上实现了DDS的核心功能，最后以正弦波为例通过Modlesim和SignalTap软件对设计进行了仿真和调试，结暴表明了本设计的正确性和稳定性，可以满足一般性的工程设计要求。     

长虹：已追回近亿美元APEX欠债

本刊2006年第8期报道的“长虹公司与美国APEX公司债务纠纷”案，近日有了新进展，本刊对此案进行追踪报道。 为解决长虹公司与美国APEX公司的贸易纠纷，经各方多次协商，2006年4月11日长虹公司、美国APEX公司及APEX总裁季龙粉签署了《美国APEX公司与四川长虹公司贸易纠纷和解框架协议》（以下简称《框架协议》）及其附件协议，APEX公司愿意承担对长虹1．7亿美元的债务，协议约定了债务的具体清偿方式，三方同意中止在美国的所有诉讼，待协议履行完毕后撤销诉讼。该协议经双方确认已于2006年4月20日生效。     

基于噪声分布特性的脉冲信号自适应门限检测

通过分析数字脉冲信号幅度差分的概率分布模型，得到噪声的分布特性，并推导出用于脉冲信号检测的时域自适应门限。该门限可通过计算信号幅度差分绝对值的均值直接得到。该门限算法的第一个优点是门限值仅与噪声统计特性相关，与信号无关，可避免传统自适应算法中检测门限被强信号拉高，造成强信号附近的弱信号漏检问题;第二个优点是计算复杂度低，非常适合于实时性要求高而资源不足的现场可编程逻辑门阵列（FPGA）等硬件平台实现，为脉冲信号的实时捕获和后续的侦察处理提供支撑。     

脉冲实时测向算法的改进设计与实现

针对敌我识别（IFF）信号及战术空中导航（TACAN）信号侦察的需求,在传统相关干 涉仪测向模型基础上,改进设计出一种适合IFF和TACAN脉冲的高精度实时测向模型,并使用 甚高速硬件描述语言（VHDL）在FPGA内部实现。该模型可针对不同长度脉冲进行单脉冲快速 实时测向,可在检测到脉冲前沿后的3 μs内得到测向结果。VHDL的优化编程设计实现以及 工程的实际应用表明了该测向模型的实用性和有效性。     

一种新型应答机数字化终端的实现

本文介绍了一种用数字信号处理器（DSP）及现场可编程门阵列（FPGA）实现脉冲应答测距和指令数据接收双重功能的数字化终端。     

高速Viterbi译码器的FPGA实现

提出了一种高速Viterbi译码器的FPGA实现方案。该译码器采用全并行结构的加比选模块和寄存器交换法以提高速度，并且利用大数判决准则和对译码器各个部分的优化设计，减少了硬件消耗。译码器的最高输出数据速率可以达到90Mbps。译码器的性能仿真和FDGA实现验证了该方案的可行性。     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台，用VHDL语言和电路图完成系统设计描述，用MAX plusⅡ软件进行编译、综合和下载，实现了6点实序列DFT算法，并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点，用VHDL语言实现的基于IP核FFT算法具有很好的可移植性，可以重复使用，大大提高了设计效率。     

基于FPGA的视频数据解析及回放技术

本文给出了一种远程视频会议系统节点设备的视频数据捕获及回放的FPGA实现。本地捕获数据在进行压缩之前,需要对每一帧中色度信号U、V、亮度信号Y以及同步信号进行分离。通过DSP EM IF接口与FPGA之间的通信,实现了捕获和回放的单片FPGA设计,给出了基于FPGA的视频数据解析方法,同时也给出了DSP EM IF控制器和SDRAM控制器的FPGA实现。工程实践表明,本文的设计减少了DSP中算法软件的复杂度,提高了节点设备处理的速度,且稳定可靠。     

超分辨测向中奇异值分解的FPGA实现

奇异值分解是超分辨测向技术的核心组成部分，现有的并行实现方案适用范围窄，运算量大，迭代时间长。为了满足测向接收机系统的高实时性需求，结合双边Jacobi算法的交换策略和单边Jacobi算法的求角结构，提出了一种改进的实现方法。该实现方法修正了脉动阵列的收敛性问题，提高了复数矩阵的收敛速度。同时，给出了算法的现场可编程门阵列(FPGA)实现结构。仿真结果证明该方案耗时在百微秒以内，能够应用于电子侦察设备。     

TD-SCDMA终端系统384 kbps Turbo 码译码解决方案

本文运用产品出口相似度指数以及显性比较优势指数和贸易互补性指数,对中国与印度工业制品出口结构进行了实证分析,得出中国与印度产品出口结构较为相似,但出口相似度有所减弱。中国和印度显性比较优势产品都集中在劳动密集型产品上,具有一定的竞争关系。总体来看,中印之间双边贸易具有一定潜力,但两国在工业制品上的贸易互补性较低。最后本文给出了中国出口结构优化的建议。     

高速MIMO解调器的FPGA实现

研究了高速多入多出（MIMO）解调器的实时实现，并且基于一种与信道译码器联合迭代的MIMO检测算法，提出了高效可行的FPGA实现方案。仿真分析和实验表明，硬件实现的性能与理论性能接近。完全可应用于新一代移动通信系统中完成高速MIMO解调的任务。     

分块自适应量化算法的仿真和实现

介绍了分块自适应量化(BAQ)算法的基本原理,结合机载合成孔径雷达(SAR)原始数据,对其分布特性、均值、量化信噪比等进行了分析,给出了3bitBAQ的压缩仿真和解码成像,并对原始数据、3bitBAQ压缩结果进行了成像比较。研究了该算法在FPGA内的实现方法。     

扫描SAR成像中SPECAN算法的FPGA实现

为满足扫描成像合成孔径雷达(SAR)系统小型化和低功耗的迫切需求,给出一种频谱分析（SPECAN）算法的现场可编程逻辑门阵列（FPGA）实现,整个成像流程被划分为多个时分的阶段并分配到可复用的运算单元和控制逻辑中,并且提出一种基于FPGA的优化处理结构,将所有的信号处理功能集成在单片FPGA中。在实验与验证部分,通过FPGA处理结果与MATLAB运算结果的对比,以及实际成像试验结果表明了设计正确性和结构的工程实用性,适用于机场跑道、汽车高速公路的检测和定位。     

利用现场可编程门阵列FPGA开发专用实时图像处理系统芯片

本文介绍了一个实时图像处理系统中，利用ＦＰＧＡ开发专用算法模块的范例，使人 ＦＰＧＡ的应用方法有一个较完整的认识。