基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

同步Petri网的仿真及硬件实现

基于现有的EDA技术,针对同步Petri网和硬件描述语言的关联性,提出了用VHDL语言对同步 Petri网进行描述并实现。首先使用同步Petri网对控制器进行建模,然后使用VHDL语言对同 步Petri网控制模型进行描述,最终在EDA软件Max+PlusII中进行编译、仿真和适配,并下载 到FPGA中,通过实验开发系统GW48－CK进行硬件实现并测试。仿真波形及硬件测试表明了该 方法的正确性与有效性,这对于基于同步Petri网的控制器设计具有重要意义。     

基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

基于FPGA的交通灯控制器的设计

本系统是以Alters 公司的FPGA,ACEX1K系列 EPlK30TC144-3为核心控制器,利用FPGA芯片完成了十字路口交通灯控制器的设计.该系统主要由两个部分组成:硬件部分和控制部分.控制部分核心是用VHDL语言实现了基于状态机的交通灯控制器,还包括分频模块和显示控制模块.该系统可以实现十字路口双向小于99秒的倒计时及双向红绿灯的控制,显示输出使用数码管和LED灯实现.     

一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试，降低芯片测试的复杂性及成本，本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现，设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较，该模型具有结构简单、多接口、高效率、调试使用方便等特点，本文对此CPU模型的设计思想，结构作了介绍和分析。     

基于FPGA的简易电子琴的实现

该文采用VHDL语言为硬件描述语言,Quartus Ⅱ作为程序运行平台,在FPGA芯片上将所开发的程序通过调试运行、波形仿真验证,初步实现了设计目标,实现了具有音乐自动播放和键盘演奏的功能。     

基于FPGA的高速高阶流水线工作FFT设计

为了提高快速傅里叶变换(FFT)处理数据的实时性,本文利用现场可编程阵列(FPGA)逻辑资源丰富、运算速度快的特点以及FFT算法的分级特性,实现了高速、高阶FFT的流水线工作方式设计。通过本文介绍的设计方法,在Xilinx公司Virtex-II系列FPGA上实现了工作频率50MHz以上、数据流水输入、输出的1 024点按时间抽取FFT。     

一种应用于测控模拟验证设备的伪码捕获方案

依据设备指标基于FFT循环相关算法提出了一种扩频伪码捕获方案。采用相干累加和 恒虚警门限设置对方案进行了改进并完成了检测模型的特性分析及周期累加次数的确定,同 时基于FPGA设计了循环相关模块和峰值检波模块的实现框架。仿真分析表明,此方案满足现 实需求,具有很强的实用价值。     

一种基于FPGA芯片设计的FSK解调器

本文主要介绍了是一种基于FPGA芯片设计FSK解调器的基本原理,全文利用语言对原理进行了深入的描述,该解调器以Altera公司的大规模集成电路CycloneⅡ芯片为核心,利用VHDL语言进行描述,给出了一些问题的解决办法.     

用FPGA实现数字语音系统中的VGA控制器

介绍了用FPGA代替显示器控制器(CRTC),并用VHDL产生VGA时序信号的详细方法,从而完成了用FPGA实现数字语音系统中的VGA控制器的设计方案.这种设计方法已经应用于数字语音系统的显示部分.     

一种基于FFT的Midamble码搜索算法

针对一种基于UTRA TDD LCR时隙结构的ad-hoc网络的通信特点,给出了一种可在DSP上实现的基于FFT的M idamble码搜索算法,并给出了基于该算法的多径搜索实现方案。分析表明,该算法充分利用了DSP的特点,且其运算效率相比于传统的匹配滤波有大大的提高。     

FFT辅助的部分相关码捕获技术的实现

FFT辅助的部分相关伪码快捕方法将沿码相位-多普勒频率的二维搜索简化为沿码相位的一维搜索,克服了多普勒频率的影响,大大缩短了PN码捕获时间,适用于中低轨卫星.文中介绍了该方法的基本原理、性能分析和实现方案.实验结果表明,在大多普勒频偏下FFT辅助的部分相关码捕获方法是一种性能优良的伪码捕获方法.     

超长可变点数FFT处理器设计与实现

介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)实现了可计算1k~1M点序列长度可变的FFT/IFFT处理器。     

航空高速总线协议AS5643的FPGA实现

介绍并分析了拥有高确定性和可靠性的AS5643总线协议。为了将处理器从繁杂的协议 中解脱出来,提出了基于FPGA的AS5643协议实现方案,详细介绍了协议模块的系统设计及VH DL语言实现。实验证明该协议模块符合AS5643协议规范,该设计可应用于对总线性能要求较 高的综合化航空电子系统中。     

一种基于改进FFT的MPSK载波估计方法

针对多进制相移链控(MPSK)信号相干解调中载波同步问题,提出一种基于Zoom FFT及频域内插的方法进行载波提取。该方法通过信号的非线性变换,在时频域内实现载波频率的粗估计,在此基础上通过频域内的插值校正实现载波的准确提取。仿真试验结果表明,本算法提取的载波具有较高的准确性,估计的最大相对误差只有10-6量级。该方法不需要特定图案的前导字,结构简单,可估计的载波频率适应范围大,在高信噪比的情况下硬件实现系统实时性好。     

卫星移动通信系统低信噪比抗干扰数字接收机设计

针对阵列天线卫星移动通信抗干扰能力差、传播损耗大等特性,设计了一种数字波束形成技术（DBF）和扩频技术相结合的数字接收机。其中,DBF算法采用基于递归最小均方算法（RLS）的解扩重扩盲自适应波束形成算法,使用VxWorks实现权值计算,FPGA实现波束形成;扩频方式采用直接序列扩频,在FPGA中实现。仿真分析与样机测试显示,通过两项技术联合使用,在信噪比低至-45 dB条件下仍可以实现可靠通信,同时有效加强了系统抗干扰能力。     

基于FPGA的数字交换系统的设计与实现

本文提出了一种基于FPGA的数字交换机的实现方案。方案中利用FPGA对PCM信号进行处理,在FPGA内实现了话路交换、控制接口、时钟信号与信号音产生等主要功能,大大简化了硬件电路,并且较之传统方案具有明显优越的可扩展性。