DDS在SystemView上的仿真设计

本文介绍了直接数字频率合成器（DDS）的工作原理和System View的应用，并使用SystemView建立了DDS的仿真系统，得到了相位截断对DDS的影响的仿真结果，对研究和设计DDS系统有着实际意义。     

一种基于二次项逼近的DDS算法及其实现

阐述了直接数字合成器（DDS）的基本原理,分析了现有DDS算法的优缺点,设计出基于二次 项逼近的DDS算法,并给出该算法的电路实现。最后通过该算法的仿真分析表明,该算法实现 的DDS其无杂散动态范围(SFDR)高达-105 dBc,且占用较少的资源,满足雷达、信号源等系 统对高性能、低功耗的设计要求。     

基于DDS调频小功率发射器的设计

在信号源中采用直接数字式频率合成（DDS）技术是当前测试测量行业的主流；本文概述了基于DDS的调频小功率发射器的设计方法；介绍了DDS的工作原理；针对硬件和软件作了详细的表述。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

一种改善DDS频率上限与杂散电平的方法

本文研究了利用晶体管倍频扩展DDS的频率上限的方法，在DDS原理分析的基础上，提出DDS倍频模块的设计方案，经过板图设计、安装和调试工作，得到198－220MHzDDS倍频模块的最终测试结果，完成了整个系统的设计制作过程。     

基于单片机AT89C51的AD9850DDS信息源设计与实现

该文阐述了直接数字频率合成DDS技术的基本概念、特点及工作原理,介绍了基于单片机AT89C51的AD9850DDS信息源系统所采用的两个主要核心芯片的功能、结构等,对基于单片机AT89C51的AD9850DDS信息源的设计与实现进行了深入探讨.     

一种基于DDS的QPSK调制器及其FPGA实现

根据现代通信系统设计全数字化的发展趋势和FPGA的广泛应用,提出了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

基于FPGA的DDS研究和实现

本文介绍了一种基于查找表（LUT）的直接数字频率合成器0）DS）的工作原理，并且给出了具体的设计方案和参数，利用FPGA芯片的特点，在Altera公司的cycloneⅢ系列的FPGA上实现了DDS的核心功能，最后以正弦波为例通过Modlesim和SignalTap软件对设计进行了仿真和调试，结暴表明了本设计的正确性和稳定性，可以满足一般性的工程设计要求。     

一种基于AD9857的任意波形合成器

介绍了一种基于直接数字频率合成（DDS）技术、采用数字正交上变频器AD9857实现的任意波形合成器，该波形合成器可以在6～60MHz范围内合成任意波形。仿真和实验结果证明了该合成器的可行性和实用性。     

空客A320航空通信频率合成器可行性分析

A320系列机组的通讯要求是产生两个或两个以上具有已知相位关系的正弦波或方波信号.ADI公司的AD9852DDS芯片提供这种信号.为实现同步,用户可以控制REFCLK与EXTI/OUPDATECLK上升沿之间的时序关系.这令所有DDS采用相同的系统技术工作,其与各DDS的技术相差小于±1.因此,A320机组的通讯使二者同步.对于DAC输出滤波失配引起的相位误差,AD9852的可编程相位调整特性可以抵消这种失配.     

用于卫星双向时间传递系统的调制器设计

设计开发了一种用于卫星双向时间传递(TWSTT) 系统的调制器,详细介绍了该调制器 的内部结构和相关算法。采用FPGA和DDS进行硬件实现,并完成系统的仿真测试。该调制器 的中频输出频率为70 MHz,峰值输出功率为-15 dBm。     

一种调频信号数字正交解调方法

本文提出了一种对调频信号进行数字解调的方法。该方法利用DDS产生的数字正交载波将调频信号进行数字下变频,利用FIR抽取滤波器和数字微分器在基带进行信号处理,从而得到调制信号。仿真结果显示,该方法在较低信噪比环境下能够准确地恢复调制信号。     

一种基于DDS芯片AD9850的信号源

直接数字合成 (DDS)是一种重要的频率合成技术 ,具有分辨率高、频率变换快等优点 ,在雷达及通信等领域有着广泛的应用前景。文中介绍了一种高性能DDS芯片AD985 0的基本原理和工作特点 ,阐述了如何利用此芯片设计一种频率在 0～ 5 0kHz内变化、相位正交的信号源 ,给出了AD985 0芯片和MCS5 1单片机的硬件接口和软件流程     

DDS+PLL组合系统及实例

本文介绍了DDS PLL系统的实现方案和特点，指出了设计DDS PLL系统的注意事项，并通过实例证明DDS PLL系统能够实现较高的频谱质量，具有一定的实用价值。     

《电讯技术》专题资料《时间频率技术》题要（十七）

DDS在LFM设计中的应用（樊淑慧） 介绍了DDS＋正交混频技术产生LFM信号的原理和方法，并给出最终设计结果。就如何改善DDS输出杂散进行了探讨。同时还对正交混频技术的优缺点进行分析，并提出了切实可行的解决方案。     

面积优化的正交DDS软核编译器设计与实现

为了使直接数字频率合成器(DDS)的IP设计达到资源和效率的较好平衡,提高此类IP设计的灵活性和重用性,应用泰勒插值方法对ROM进行压缩,设计并实现了一种自动生成正交DDS软核的编译器。文中推导了正交DDS内部信号关键参数设定公式,描述了IP编译器的设计流程,给出了实验结果。     

采用低端FPGA实现直接数字频率合成的优化设计

当前大多数DDS实现方案要满足工程要求,成本和复杂度都很高。为此,提出一种基于 相位合成利用低端FPGA实现DDS的优化设计方案,介绍了其硬件和软件实现。 实测结果表明,所设计的DDS功耗低,输出信号频率稳定度高,频率转换速度快,输出频 点灵活,任意设置信号波形效果好,能普遍应用于通信调制、仪表检测、信号发生中。     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

一种改进超四算法的DDS设计

为了提升直接数字频率合成器（Direct Digital Synthesizer，DDS）的性能，针对DDS的相幅转换器进行了改进。基于坐标旋转数字计算算法（Coordinate Rotation Digital Computer Algorithm，CORDIC），利用三角函数角度近似的性质和相位寻址位与旋转角度的转换关系对超四算法改进，得到了仅需一次单向旋转的改进算法，并给出了该算法实现的电路结构。通过Matlab仿真分析，该电路无杂散动态范围值可以达到-119.1 dBc，输出误差小于1.05×10-5。基于Xilinx的FPGA平台进行仿真实验，结果表明该电路结构的输出延时不超过21 ns，相比其他类型的CORDIC算法提升了近48%的速度，同时面积资源也明显减少。该设计可以为雷达、通信等系统优化提供新的思路。     

利用 FPGA 实现三相正弦直接数字频率合成器

利用 FPGA 芯片及 D/A 转换器,采用直接数字频率合成(DDS)技术,设计并实现了相 位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1／4周期的正 弦波数据存入 ROM 中,减少了系统的硬件开销。仿真和电路测试表明,输出波形完全达到 了技术要求,证明了设计的正确性和可行性。