WCDMA无线直放站的Σ-Δ小数分频锁相环设计

根据WCDMA无线直放站锁相环的特点,结合Σ-Δ调制小数分频锁相环 噪声低、分辨率高、步进小的优点,给出了一种适用于WCDMA无线直放站的基于Σ-Δ调制小 数分频锁相环,并采用ADS工具对系统进行了仿真。仿真证明了基于Σ-Δ调制小数分频的WC DM A无线直放站锁相环模型的正确性,对WCDMA无线直放站锁相环设计有一定的指导意义。     

带通∑—Δ调制器的双线性变换设计方法

本文论述了带通式Σ-Δ调制器的双线性变换设计方法,通过线性化的插入式网络分析技术,将带通式Σ-Δ调制器的设计问题转化为了IIR带阻数字滤波器的设计问题.文章给出了该方法的原理和设计步骤,并对一位Σ-Δ代码的产生和检验方法以及调制器的稳定性问题进行了说明和讨论,最后给出了利用Matlab的计算机仿真结果,结果表明,该方法简单可靠,便于计算机仿真和检验,可大大加快带通Σ-Δ调制器的设计过程.     

基于∑-△技术的DBF中抽取滤波器设计

介绍了在基于∑-Δ技术的数字波束合成(DBF)中抽取滤波器系统设计方法和具体实现方案。CIC滤波器、补偿滤波器、FIR滤波器三级级联方式一方面降低了采样率,另一方面对∑-Δ调制完成解调。通过实例仿真,证明了设计的可行性。     

基于ADF4252实现的小数分频频率合成器

本文介绍了Σ-Δ调制技术实现小数分频的基本原理,分析了小数分频锁相环芯片ADF4252的工作特性,给出了该芯片的一个应用实例设计,为小数分频频率综合器的设计提供了较好的思路。     

《电讯技术》专题资料《时间频率技术》题要（十四）

基于ADF4252实现的小数分频频率合成器（刘类骥，易娇） 介绍了Σ-Δ调制技术实现小数分频的基本原理，分析了小数分频锁相环芯片ADF4252的工作特性，给出了该芯片的一个应用实例设计，为小数分频频率综合器的设计提供了较好的思路。     

数字多媒体中的D类音频功率放大器

随着设计技术的不断进步,D类功率放大器的性能指标也逐渐接近AB类放大器.本文系统介绍了基于PWM调制的立体声D类音频功率放大器,该产品采用高效的D类工作模式,领先的音频性能,同时具有高效的抑制电路、极低的总谐波失真以及卓越的信噪比等特点.该放大器具有简易的面板布局和极低的电磁干扰(EMI),可显著加速诸如DLP,HDTV、液晶电视(LCD)以及等离子电视包含在内的大中型DTV屏幕数字多媒体的开发进程.     

数字多媒体中的D类音频功率放大器

随着设计技术的不断进步，D类功率放大器的性能指标也逐渐接近AB类放大器。本文系统介绍了基于PWM调制的立体声D类音频功率放大器，该产品采用高效的D类工作模式，领先的音频性能，同时具有高效的抑制电路、极低的总谐波失真以及卓越的信噪比等特点。该放大器具有简易的面板布局和极低的电磁干扰（EMI），可显著加速诸如DLP、HDTV、液晶电视（LCD）以及等离子电视包含在内的大中型DTV屏幕数字多媒体的开发进程。     

一种2DPSK调制解调电路的CPLD设计

在高速数据传输系统中,目前用得较多的数字调制方式是相干2DPSK.阐述了2DPSK调制解调的基本原理,在MAX+PLUSⅡ软件平台上,给出了利用复杂可编程逻辑器件设计的2DPSK调制解调电路,并进行了编译和波形仿真.综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中,测试结果表明,达到了预期的设计要求.     

一种新型数字预失真算法的设计

针对WCDMA系统中功率放大器的非线性特征,设计了一种基于Volterra级数的有记忆数字基带预失真算法,能够自适应地补偿功放的非线性.理论分析和计算机仿真验证了该算法的有效性和实用性.     

功放线性化的基带数字预失真方案及其测量电路的实现

数字预失真(Digital Predistortion,DPD)技术是改善高功率放大器(HPA)非线性特性的一种性价比较高的方法.提出了一种查表法实现短波窄带HPA线性化的方案.采用DSP Builder工具及IP核模块,在Matlab/Simulink环境下设计与仿真了基于数字下变频器(DDC)的幅度测量电路,成功估计了信号时延,并在FPGA芯片上进行了硬件测试.     

一种高速全数字卫星信号模拟源平台

提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列 （FPGA）和高速模数转换器（DAC）为平台设计核心,采用了DAC与FPGA高速接口设计、并行 编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高 速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带 数字高斯白噪声生成等技术的研究与工程实践。     

10km动力电缆高速数字信道的实现

介绍１０ｋｍ、１ｋＶ动力电缆上下行７６８ｋｂｉｔ／ｓ和上行３ｋｂｉｔ／ｓ非对称高速数字信道的实现。该信道用于上海交通大学和大洋委员会６０００ｍ深海拖曳系统中，用于传递实时图像和控制信号，经鉴定达到国际领先水平。介绍了系统构成，讨论了调制方式的选择、发送和接收滤波器的设计以及功率放大器的设计问题。最后指出了该项目的现实意义和应用前景。     

利用 FPGA 实现三相正弦直接数字频率合成器

利用 FPGA 芯片及 D/A 转换器,采用直接数字频率合成(DDS)技术,设计并实现了相 位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1／4周期的正 弦波数据存入 ROM 中,减少了系统的硬件开销。仿真和电路测试表明,输出波形完全达到 了技术要求,证明了设计的正确性和可行性。     

基于宽带DRFM的雷达面目标回波模拟技术

针对跳频雷达高度表大地面目标回波信号的模拟,提出了一种基于宽带数字射频存储(DRFM)技术的实现方案。首先介绍了1.2 GHz带宽、3 GHz采样的宽带DRFM组件硬件平台,然后重点叙述了基于DRFM技术的雷达高度表大地面目标回波模拟的算法设计方案,通过采用多路并行处理、多相滤波、正交调制等技术实现了数字下变频、目标回波特征调制、数字上变频等关键算法,最后给出了算法仿真和硬件调试结果,验证了算法的正确性和有效性。该方案已成功应用到某宽带跳频雷达高度表大地面目标回波模拟系统的设计中。     

毫米波通信系统QPSK调制器设计

为解决毫米波通信系统中数据速率和频谱资源紧张的难题,采用直接数字频率合成(DDS)和锁相环(PLL)技术,基于改进的π/4-QPSK调制方式,以现场可编程门阵列（FPGA）为控制单元,设计了一种用于毫米波通信系统的QPSK调制器。重点介绍了应用FPGA实现Gold码的编码过程,并给出了Gold编码Modelsim仿真结果。测试结果表明,该毫米波调制器工作稳定,QPSK调制信号中心频率30 GHz,数据速率3 Gb/s,输出功率大于4 dBm,相位噪声优于-100 dBc/Hz@10 kHz,可用于实际工程。     

一种基于AD9856和ARM微处理器的中频数字调制方案

介绍了一种适用于数字通信系统的中频调制方案。该方案基于正交调制、DDS、数字内插技术和ARM微处理器技术，使用数字上变频器AD9856和ARM926EJ—S微处理器S3C24AOA设计通用硬件平台，可以生成多种中频调制信号，可用于移动通信和数字化电台等通信系统项目的研发和验证。     

数字化短波调制解调器设计

为了实现高速、可靠、易于实现的数字化短波通信,提出了一种基于通用计算机的调制解调器设计方案。为了实现高可靠性的数字短波信号传输,搭建了用户端到用户端的转换平台设计,其中,模拟短波电台提供系统收发天线,使用计算机声卡实现数字信号与音频之间的数模/模数互转,使用计算机处理器（CPU）调制解调。根据短波通信功率受限的特点,使用恒包络调制——高斯最小频移键控（GMSK）作为调制方式。为了实现快速准确的时间同步,设计了一种多训练序列分段插入的帧结构方案。计算机仿真和实测结果表明,该调制解调器在信噪比15 dB下可达到10-5的误比特率,实现可靠短波通信。     

一种调频信号数字正交解调方法

本文提出了一种对调频信号进行数字解调的方法。该方法利用DDS产生的数字正交载波将调频信号进行数字下变频,利用FIR抽取滤波器和数字微分器在基带进行信号处理,从而得到调制信号。仿真结果显示,该方法在较低信噪比环境下能够准确地恢复调制信号。     

一种改进并行两箱预失真方法

针对现有椭圆球面波调制信号预失真方法算法复杂度高、预失真器工作效率较低的问题，结合椭圆球面波调制信号的幅值特点和功率放大器对信号非线性失真特性，引入分段处理的思想，提出了一种改进并行两箱预失真方法。通过设置阈值门限，对调制信号进行分段处理，仅对信号中大幅值分量进行处理，算法复杂度低，更易于工程实现。理论分析和仿真结果表明，当阈值门限为0.5时，与并行两箱预失真方法相比，所提预失真方法算法复杂度降低为原算法10%以下；当误比特率为10-5时，相对于未经放大器失真的调制信号，所需信噪比仅增加约0.02 dB。     

射频SOI LDMOS功率放大器设计与仿真

简介了改进的绝缘层上硅横向扩散金属氧化物一半导体(SOI LDMOS)电路模型.根据改进的SOI LDMOS电路模型,采用射频仿真软件进行了射频功率放大器的设计与仿真.该射频功率放大器采用两级放大结构,采用了S参数设计方法和负载牵引方法设计.结果表明放大器的增益达到15 dB,输出功率达到25 dBm,功率附加效率大于40%.