基于FPGA的多功能波形发生器设计研究

设计以VHDL为开发语言,对FPGA芯片进行编程设计,并对输出数据进行数模转换,以完成一个简单的周期可调的多波形发生器。     

基于FPGA的电梯控制器设计

本文简要介绍了电梯控制系统的设计规则,接着介绍了基于FPGA的电梯控制器的总体设计思想,再分别从数据采集模块、信号存储模块、中央处理模块和显示模块对该系统进行了阐述。通过仿真验证该系统可行且具有较好的稳定性。     

基于嵌入式平台的高速CCSDS帧处理设备设计

针对空间链路数据传输速率的提高,设计了一种基于嵌入式PowerPC和FPGA平台的高速、可配置的实时帧处理系统。主要描述了系统的硬件电路,采用了PowerPC作为主处理器进行控制与数据处理;采用FPGA作为外部输入输出接口,并进行CCSDS帧的解析处理。FPGA映射到PowerPC中EMIF一段地址空间,通过总线进行数据交互。FPGA设计采用VHDL语言描述,主要对帧同步机制、RS译码进行设计。PowerPC设计采用Vxworks系统,满足实时性要求。实践证明系统的高速性和高可靠性。     

基于SRAM的FPGA抗SEU加固技术分析研究

随着CMOS电路的高速发展,集成密度的增大,低功耗的设计以及系统芯片的普及,导致电路更容易受到空间辐射的影响,尤其是单粒子效应(Single Event Upset,SEU)。本文介绍了基于SRAM的FPGA受到空间辐射环境影响产生的单粒子效应,分析了国内外针对SEU效应提出的一些器件的加固方法:工艺加固、电阻加固、电容加固、电路设计加固等。重点分析介绍了冗余技术、EDAC技术以及Scrubbing技术等电路设计加固技术,总结比较了各种技术的优缺点。     

SignalTap Ⅱ在FPGA系统调试中的应用

SingalTap Ⅱ逻辑分析仪是Ahera公司Quartus Ⅱ软件中内嵌的一种调试程序，通过把一段执行逻辑分析功能的代码和客户的设计组合在一起编译、布局布线，完成传统逻辑分析仪的功能，可以在调试过程中观察软硬件的交互作用。文章通过一个十进制计数器的设计实例，详细阐述用SignalTap Ⅱ对FPGA调试的具体方法和调试步骤。实验结果证明，该调试方法操作方便，实时性较高，可加快系统的开发过程。     

基于FPGA的OBS边缘节点总线控制硬件设计

给出了一种OBS边缘节点总线控制的硬件设计方案。该方案采用循环四次握手的方式完成主模块与其它从模块的通信,用轮询的方式把几个可能引起时序上冲突的信号,按顺序分配到不同的时钟周期上。整个方案以FPGA芯片EP2C20F484C8为基础实现,在Quartus Ⅱ软件上编译通过。仿真结果显示:该方案不仅能够解决时序冲突的问题,而且最高工作频率达到340 MHz,在整个控制模块中占用的逻辑单元(LE)数目仅为0.9%。     

基于Matlab的FIR滤波器的设计

传统的数字滤波器设计主要依靠理论公式推导,得出相关参数,而对利用这些参数设计的滤波器的真实效果没有感性认识,从而无法对参数进行进一步优化.针对上述情况,提出了一种使用Matlab实FIR(有限冲击响应)滤波器的设计方案,结合实例介绍了滤波器的设计流程,给出了设计步骤的一般步骤.此方法便于优化设计参数,提高设计效率和成功率.     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。     

面积优化的正交DDS软核编译器设计与实现

为了使直接数字频率合成器(DDS)的IP设计达到资源和效率的较好平衡,提高此类IP设计的灵活性和重用性,应用泰勒插值方法对ROM进行压缩,设计并实现了一种自动生成正交DDS软核的编译器。文中推导了正交DDS内部信号关键参数设定公式,描述了IP编译器的设计流程,给出了实验结果。     

一种通用的数据采集系统设计及其FPGA实现

基于多相滤波技术和能量检测方法,完成了一种通用的数据采集系统设计及其FPGA实现,可兼容低速、高速和突发信号的采集。仿真和实测结果表明,该系统满足实际需要。