TDRSS多模式调制器设计及关键指标分析

TDRSS多模式调制器可产生多种模式的调制信号,在工程中具有较大的实际应用价值.对跟踪与数据中继卫星系统(TDRSS)信号形式进行了简单分析,针对多模式调制器的设计,介绍了硬件平台的选择、FPGA内的设计实现,并重点分析了几项关键指标.     

基于改进M序列的数字噪声源设计及其FPGA实现

常规模拟方法产生的噪声功率谱不平坦且很难控制。为产生高随机、高速度数字噪声,利用多位M序列的长周期伪随机性,截取高位M序列的部分位求和来产生新的M序列,证明其具有高位M序列的性质,并将其用于数字噪声源的设计应用。运用qurtusⅡ软件进行硬件编程仿真,并用matlab对仿真结果进行功率谱分析,证明新方法产生的随机噪声具有高随机、高速度的良好性能,且方法简单实用,具有一定应用价值。     

SignalTap II在FPGA系统调试中的应用

SingalTap II逻辑分析仪是Altera公司Quartus II软件中内嵌的一种调试程序,通过把一段执行逻辑分析功能的代码和客户的设计组合在一起编译、布局布线,完成传统逻辑分析仪的功能,可以在调试过程中观察软硬件的交互作用.文章通过一个十进制计数器的设计实例,详细阐述用SignalTap II对FPGA调试的具体方法和调试步骤.实验结果证明,该调试方法操作方便,实时性较高,可加快系统的开发过程.     

误码测试IP核的设计

提出了一种误码测试IP核的设计方案,可嵌入通信系统,作为系统自检单元的一部分完成系统的误码测试。通过IP核内置的异步串行接口,计算机可以对IP核进行参数配置,并读取误码数据进行性能分析。文中介绍了误码测试IP核结构和关键技术的实现,最后给出了计算机上测试软件的开发方法。     

多功能数字应答机信号处理技术

本文介绍信号处理技术在多功能数字应答机中的应用,以及关键功能模块的设计原理.     

RS译码的BM迭代算法及其FPGA实现

介绍了运用于RS译码中的BM迭带算法及利用BM迭带进行RS译码的基本原理,同时给出了该算法的FPGA实现,并通过在高清晰度数字电视接收机中验证了设计的可行性与可靠性。     

高速RS(31,15)编译码器的FPGA实现

RS码由于具有优良的纠错能力而得到广泛应用。在军事通信中常以RS(31, 15)作为首选码。本文用一片现场可编程门阵列 (FPGA)芯片实现了高速RS(31, 15)编译码器。该编译码器具有体积小、性能稳定、工作速度高等优点。     

一种基于DSP+FPGA的控制系统方案设计

介绍了一种基于DSP FPGA技术的控制系统的设计方案，给出了系统硬件和软件的设计以及关键技术的实现。该方案具有控制结构简单、可靠性高、扩展性好等特点，具有一定的通用性。     

基于VHDL的可逆计数器的设计与实现

计数器作为一种数据采集设备,是各领域测量系统的重要组成部分,它在时钟、定时器、分频电路、状态机等应用中都有应用。针对传统计数器功能单一,电路复杂、调试困难,设备升级、维护成本高的缺点,研究开发了一种基于VHDL的同步二进制可逆计数器,可实现可逆计数,并且可以灵活的调整计数器的位数;并通过实验测试验证了该设计的可行性及准确性,也为使用VHDL设计其他的器件提供了参考和依据。     

阵列除法器的FPGA实现

先对除法器运算进行了分析,然后用FPGA实现了两种常见的结构硬件除法器,并分析了先行进位阵列除法器的设计原理。