一种AD9371宽带无线同步定时模块简化方法

在满带宽100 MHz条件下,AD9371的收、发采样频偏问题严重,不采用精确的同步定时模块时,在高斯白噪声信道下测试,误码率较调制误差公式erf值偏高。传统的Gardner定时同步算法虽能降低采样频偏,但Gardner算法的实现复杂度太高。针对这对性能和复杂度间的矛盾,给出了一种同步定时模块的现场可编程门阵列(Field Programmable Gate Array,FPGA)简化实现方法。简化后的Farrow滤波器的乘法器与原始的Farrow相比减少50%,环路滤波器占用FPGA资源和传输时延比原环路滤波器都减少了50%以上。将简化后的同步定时模块在AD9371板卡上进行测试,结果表明简化后的同步定时模块与传统的Gardner同步定时模块性能在-30 dBm时误码同时降低到零,性能完全一样,证明此种同步定时方法的等效简化切实有效。