S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

用AD9852与FPGA结合实现中频线性调相

本文介绍了直接数字频率合成（DDS）芯片AD9852与可编程门阵列（FPGA）相结合采用数字方法实现中频线性相位调制（PM）及试验结果。     

一种改进超四算法的DDS设计

为了提升直接数字频率合成器（Direct Digital Synthesizer,DDS）的性能,针对DDS的相幅转换器进行了改进。基于坐标旋转数字计算算法（Coordinate Rotation Digital Computer Algorithm,CORDIC）,利用三角函数角度近似的性质和相位寻址位与旋转角度的转换关系对超四算法改进,得到了仅需一次单向旋转的改进算法,并给出了该算法实现的电路结构。通过Matlab仿真分析,该电路无杂散动态范围值可以达到-119.1 dBc,输出误差小于1.05×10-5。基于Xilinx的FPGA平台进行仿真实验,结果表明该电路结构的输出延时不超过21 ns,相比其他类型的CORDIC算法提升了近48%的速度,同时面积资源也明显减少。该设计可以为雷达、通信等系统优化提供新的思路。     

基于AD9910的频率合成器设计

本文介绍了高性能直接数字频率合成器（DDS）芯片AD9910的特性、内部结构,以及采用AD9910构成了低相噪低杂散的频率合成器,实现了频率、幅度和相位的控制。该频率合成器频率范围66～96MHz,步进1Hz,且在751dHz输出时,相位噪声低于-115dBc／Hz@1kHz。     

垂直偏移量任意可调的信号发生器的FPGA实现

基于FPGA和直接数字频率合成（DDS）技术,提出一种以软件方法实现波形信号垂直 偏移量任意可调的信号发生器的设计方案,通过引入除法器、加法器、数据取反 器实现对波形信号的幅度调节和垂直偏移量调节。采用FPGA芯片EP1C12Q240C8实验 验证了该波形信号发生器不需要外加硬件电路就可以实现对输出波形垂直偏移量的任意调节 ,且能灵活改变输出波形信号的幅度、相位和频率。     

一种数字式高精度测速应答机设计

针对航天测控对应答机高精度、小型化、高可靠性的需求，采用基于大容量现场可编程门阵列平台的全数字模式，并结合直接数字频率合成器、相参转发技术，设计并研制了三通道全相参转发体制的应答机。测试结果表明，较传统应答机，该应答机结构尺寸压缩了40%以上，测速精度提升了2倍左右，达到了mm/s级。该研究成果已应用于后续型号高精度测控系统建设中，具有良好的推广应用价值。     

采用低端FPGA实现直接数字频率合成的优化设计

当前大多数DDS实现方案要满足工程要求,成本和复杂度都很高。为此,提出一种基于 相位合成利用低端FPGA实现DDS的优化设计方案,介绍了其硬件和软件实现。 实测结果表明,所设计的DDS功耗低,输出信号频率稳定度高,频率转换速度快,输出频 点灵活,任意设置信号波形效果好,能普遍应用于通信调制、仪表检测、信号发生中。     

DDS/PLL在频率合成中的应用

介绍了直接数字频率合成(DDS)技术和模拟锁相(PLL)技术相结合的应用,它是频率合成中一种新的应用,具有体积小、频率稳定可靠、相位噪声低、转换时间快等优良性能。对丰富的杂散进行抑制后,DDS信号在实际应用中可达到理想的效果。     

DDS在SystemView上的仿真设计

本文介绍了直接数字频率合成器（DDS）的工作原理和System View的应用，并使用SystemView建立了DDS的仿真系统，得到了相位截断对DDS的影响的仿真结果，对研究和设计DDS系统有着实际意义。     

对宽带相参转发应答机构成的一种设想

本文在原单信道连续波相参转发应答机的基础上，提出了一种瓣的模式，以适应宽频带，低相噪相参转发应答机的要求，并加以论证分析。     

深空测控系统1 Hz低相噪频率合成技术

针对深空测控系统高精度测量对于信道附加相噪的要求,采用直接数字频率合成（DDS）正交调制方法设计频率综合器。通过巧妙的试验和外推方法,择优选取电压型鉴相器,在锁相环相噪模型的基础上,全面分析各部分相噪的贡献,综合设计环路带宽,有效控制附加相噪,实现低相噪频综器最理想的目标,即环路带内的相噪完全由参考决定,带外的相噪由压控振荡器（VCO）决定,并采用两源互比的方法完成1 Hz极低相位噪声的测试,测试结果为-73 dBc/Hz,与设计结果完全一致。该方法对于测控站极低相噪的设计具有一定参考价值。     

基于信号估计的扩频测控信号快捕方法

为进一步提高扩频测控系统的捕获速度,研究了借助辅助序列估计伪码相位的方法,分析了该估计算法的精度。针对该算法在高动态条件下估计偏差较大引起捕获概率骤降的问题,提出引入最大似然频偏估计修正相干载波的方法,显著提高捕获概率。设计了基于码相位估计和载波频率估计的快速捕获算法,仿真结果表明,该算法在载噪比较好的情况下可以有效完成捕获。为提高算法在较低载噪比时捕获的可靠性,提出将估计值作为部分匹配滤波辅助快速傅里叶变换(PMF-FFT)初值的综合捕获方法,与传统捕获方法相比,平均捕获时间显著降低,且并没有带来硬件复杂度的提高,具有一定的理论意义和工程应用价值。     

C频段频率合成器设计

DDS与PLL的组合方式通常有两种，PLL内插DDS和DDS激励PLL的组合方式。本文充分利用了这两种方式的优点，实现了一种能完全覆盖C频段的宽带低相位噪声频率合成源设计。首先在理论分析的基础上给出了设计方案，然后对其可行性进行了论证，最后用实验结果证明了该方案的正确性。     

一种基于误差电压比例记忆的无塔校相方法

针对大部分航天测控站下行链路校相功能还依赖标校塔的现状,分析了偏馈模式和有线模式下方位、俯仰误差电压比例值保持稳定的原理,提出了利用该稳定性实现测控站无塔校相的方法。实验证明,利用该方法得到的校相结果交叉耦合小于七分之一,定向灵敏度满足要求。该方法解决了设备组合变更或设备检修后需要重新标定的问题,可应用于双通道跟踪体制的统一测控系统,具有很强的实用性。     

一种改进载波相位恢复算法

为了解决载波相位恢复算法频偏估计范围小、估计精度低、计算复杂度高等问题,提出了一种基于Q次方的极性环与极性判决（Polar Decision,PD）算法相结合的Q次方极性判决（Q-th Power Polarity Decision,QPD）算法。首先对判决导向（Decision Directed,DD）算法、PD算法、基于Q次方的极性环进行性能分析;然后结合基于Q次方的极性环和PD算法的优点,提出性能更好的QPD算法,并分别在不同频偏和不同信噪比条件下对这四种载波相位恢复算法进行性能仿真与性能比较;最后,在QPSK、8PSK、16APSK和32APSK这四种调制方式下,分析QPD算法的误码率、资源消耗和吞吐率。仿真结果表明,该算法相比于DD算法、PD算法、基于Q次方的极性环具有频偏估计范围较大、估计精度较高、资源消耗相对较少、吞吐率较高等特点,且适用于多种调制方式。     

利用 FPGA 实现三相正弦直接数字频率合成器

利用 FPGA 芯片及 D/A 转换器,采用直接数字频率合成(DDS)技术,设计并实现了相 位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1／4周期的正 弦波数据存入 ROM 中,减少了系统的硬件开销。仿真和电路测试表明,输出波形完全达到 了技术要求,证明了设计的正确性和可行性。