可实时更新任意函数和图形波形的发生器IP核设计

基于直接数字频率合成（DDS）原理、可编程片上系统（SoPC）技术和Avalon总线规范，结合软件编程技术，设计了一个通过PC软件可实时产生任意函数表达式波形和人工图形绘制波形的任意波形信号发生器。该信号发生器包括具有独特调制方法及多功能DDS IP核设计、用于通信控制接口的Nios II软件设计和函数波形产生与图形波形编辑的PC软件与界面设计。给出了4种设计波形与实际输出波形的测试验证结果。在该信号发生器运行时，通过PC端上位机软件可十分方便且实时地更新波形，并通过函数方式与图形方式相结合，真正实现任意波形信号的产生。     

采用低端FPGA实现直接数字频率合成的优化设计

当前大多数DDS实现方案要满足工程要求,成本和复杂度都很高。为此,提出一种基于 相位合成利用低端FPGA实现DDS的优化设计方案,介绍了其硬件和软件实现。 实测结果表明,所设计的DDS功耗低,输出信号频率稳定度高,频率转换速度快,输出频 点灵活,任意设置信号波形效果好,能普遍应用于通信调制、仪表检测、信号发生中。     

基于cpld的dds波形发生器

本系统利用单片机at89c52与cpld(epm7128slc84-15)结合,采用ddfs(直接频率数字频率合成)技术,构成一个波形稳定、精度较高的信号发生器.单片机控制频率、幅度步进,cpld集成了大部分电路,系统大大简化,输出波形可以在正弦波、方波及三角波闯切换.     

利用 FPGA 实现三相正弦直接数字频率合成器

利用 FPGA 芯片及 D/A 转换器,采用直接数字频率合成(DDS)技术,设计并实现了相 位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1／4周期的正 弦波数据存入 ROM 中,减少了系统的硬件开销。仿真和电路测试表明,输出波形完全达到 了技术要求,证明了设计的正确性和可行性。     

函数信号发生器

本系统设计一个函数信号发生器,以msp430为控制核心,结合dds芯片ad9850,首先产生100hz～200khz(可扩展至1mhz)频率可调的正弦波信号,再经波形变换电路,产生方波和三角波信号;通过使用电压放大,可以在1kΩ负载电阻上使100hz～200khz范围内的正弦信号输出电压幅度峰峰值vp-p在0-5v内可调.系统采用lcd显示及语音提示,控制方便.     

信号发生器的频率合成

采用直接数字频率合成技术设计了双通道正弦信号发生器,可以输出两路频率相同、相位差可调的正弦信号.该信号发生器具有频率稳定度高及调频、调相迅速的优点.     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

单片机控制低频脉冲信号发生器的设计

文中介绍了采用16位凌阳单片机(SPACE061A)作为微控制器核心,采用集成的硬件电路板作为信号发生器的硬件电路,最终实现占空比、幅值、频率可调的单片机控制低频脉冲信号发生器的设计。脉冲频率范围在1Hz～999Hz之间,幅度在3.6～27V之间。     

简易数字存储示波器研究

基于MCU8051和FPGA的控制平台,采用实时采样与等效采样两种方式实现了对频率为10Hz-10MHz的波形数据的实时采样,存储与回放。做到垂直灵敏度含1v/div,0.1v/div和2mv/div三档,扫描速度含20ms/div,2uv/div,100ns/div三档。系统的频率测量精度达0.001Hz,电压测量精度达0.05V。自带100KHz方波信号为系统测频时钟与电压基准源的进行自动校准,此外,还实现了对波形数据的单次触发存储与调出功能和AUTO显示功能。     

数字存储示波器的设计与论证

以Altera DE1 FPGA为核心,设计一款实时采样方式和等效采样方式相结合的数字存储示波器。围绕Altera DE1开发板进行开发,由信号调理电路、采样保持电路、触发电路、等模块组成,实现模拟信号触发、量程和采样频率的自动调整,并高清晰显示波形,对模拟信号波形进行长期存储并能利用机内微处理器系统地对存储的信号做进一步的处理。     

汉明距离发生器实现方案的研究

汉明距离是用来衡量2个二进制码字之间的相似程度的，本文主要针对用FPGA实现的汉明距离发生器，详细研究了其关键部件累加器的几种实现方案，给出了波形仿直结果时延及战胜FPGA资料的统计结果，提出了一种能大在缩短电路时延、提高运算速度并节省资源的实现方案，最终用FPGA实现并应用于一种卫星通信的帧同步系统中。     

一种新型虚拟任意波形发生器的设计

企业并购会对包括债权人在内的利害关系人的利益发生重大影响。相对于企业股东、职工来说,债权人,特别是无担保债权人利益保护在企业合并中的利益保护机制不畅,所以应要求企业履行通知义务,以防止企业合并中的信息不对称和损害债权人利益的行为。本文从民商法角度讨论该通知义务的履行主体、通知方式和未通知的法律后果等问题。     

JTIDS传输符号产生模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合对战术数据链的具体要求,设计 了一种JTIDS传输符号产生模块,该模块包含RS编码、交织、CCSK软扩频、CCSK码字加密等 若干子模块。首先介绍了Link16数据链传输符号的产生原理,对其各个子处理模块进行了设 计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FP GA芯片进行了JTIDS传输符号产生模块的系统级综合与仿真,并在该芯片的开发板上进行了 验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统(JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列(FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

角跟踪信号的动态模拟

为了检验天线伺服反馈源系统的性能和状态,要对角跟踪信号进 行动态模拟。根据天线方向图中角度偏移与和差信号幅度的对应关系,通过控制和差信号幅 度从而改变角度偏移,可以对角跟踪性能进行动态模拟。介绍了角度模拟在工程中的实现方 法,分析了影响模拟精度的因素。实际工程应用验证了该方法的有效性。     

用FPGA实现数字语音系统中的VGA控制器

介绍了用FPGA代替显示器控制器(CRTC),并用VHDL产生VGA时序信号的详细方法,从而完成了用FPGA实现数字语音系统中的VGA控制器的设计方案.这种设计方法已经应用于数字语音系统的显示部分.