一种高速捷变并行调制矢量信号源的FPGA实现

在信号调制过程中,为了缩短载波生成的捷变时间,分析了影响捷变时间的因素。提出了单频信号的并行合成结构,解决了载波频率受现场可编程逻辑门阵列(FPGA)时钟限制的问题。为了解决调制过程中采样频率受时钟约束的问题,给出了矢量信号的正交并行调制结构。通过在FPGA上编写Verilog代码实现了时钟频率为160 MHz、采样率为1.92 Gsample/s的并行矢量信号调制,载波频率为200~300 MHz可变,捷变时间小于35 ns。结果表明,并行载波生成和并行调制的方法在克服系统时钟约束方面有较强的实用性。     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

基于FPGA的AIS中频收发信机设计及实现

针对海事自动识别系统（Automatic Identification System,AIS）收发信机的信号 处理主要采用专用芯片实现的现状,提出了一种中频数字化的替代方案,采用FPGA 完成AIS中频收发信机的信号处理。重点研究了突发GMSK中频信 号的调制、差分解调、位同步和帧同步的设计方法及实现过程。测试结果表明,采用并行化 的数字信号处理,增强了设备的灵活性和可靠性,并提高了设备的性能。     

数字化短波调制解调器设计

为了实现高速、可靠、易于实现的数字化短波通信,提出了一种基于通用计算机的调制解调器设计方案。为了实现高可靠性的数字短波信号传输,搭建了用户端到用户端的转换平台设计,其中,模拟短波电台提供系统收发天线,使用计算机声卡实现数字信号与音频之间的数模/模数互转,使用计算机处理器（CPU）调制解调。根据短波通信功率受限的特点,使用恒包络调制——高斯最小频移键控（GMSK）作为调制方式。为了实现快速准确的时间同步,设计了一种多训练序列分段插入的帧结构方案。计算机仿真和实测结果表明,该调制解调器在信噪比15 dB下可达到10-5的误比特率,实现可靠短波通信。     

毫米波通信系统QPSK调制器设计

为解决毫米波通信系统中数据速率和频谱资源紧张的难题,采用直接数字频率合成(DDS)和锁相环(PLL)技术,基于改进的π/4-QPSK调制方式,以现场可编程门阵列（FPGA）为控制单元,设计了一种用于毫米波通信系统的QPSK调制器。重点介绍了应用FPGA实现Gold码的编码过程,并给出了Gold编码Modelsim仿真结果。测试结果表明,该毫米波调制器工作稳定,QPSK调制信号中心频率30 GHz,数据速率3 Gb/s,输出功率大于4 dBm,相位噪声优于-100 dBc/Hz@10 kHz,可用于实际工程。     

基于FPGA的高速DUC设计与高效实现

提出了一种基于FPGA实现高速数字上变频（DUC）的方法。该方 法采用一种新的多相内插滤波器的高效实现结构,利用多相内插滤波器中各分支滤波器间系 数的特点,使多相内插滤波器消耗的乘法器数量减少一半;并采用一种并行结构的数控振荡 器（NCO）,可产生高数据率的上变频本振信号。利用该方法为某雷达中频回波模拟器设计 了DUC模块,其输出数字中频信号的数据率可达1.2 Gsample/s,只消耗了少量资源,满足项 目需求。     

基于高速ADC和FPGA的IR-UWB相干接收机设计

为了探索超宽带（UWB）技术的空间应用,设计了一款脉冲无线超宽带（IR-UWB）的全数 字化相干接收机。本系统利用高速采样芯片ADC08D1000对IR-UWB信号进行双通道交织 采样,接下来利用Xilinx FPGA对采样数据进行降速处理。按照二分搜索、相干捕获 、脉冲跟踪的方案进行接收系统设计,并对该接收机进行了实际测试。最终实现了1 ns 脉宽的IR-UWB信号的正确接收和1 Mb/s码速率的OOK编码通信。     

基于AD9735的高性能全数字调制器设计与实现

介绍了全数字调制器的原理,利用高速数模转换器AD9735、Xilinx FPGA和低压差分频率合成器等逻辑器件实现了直接70 MHz中频全数字调制器.该调制器通过在线可编程接口设置不同参数,可适用于100 bit/s～4 Mbit/s符号速率范围内的多速率数据传输,同时支持信道编码,如卷积编码、RS编码和交织等;调制方式可选,如BPSK、QPSK、UQPSK及单载波模式;扩频和编码均可控,是一种通用的高性能全数字调制器.     

一种用于高速QPSK解调的四次方环载波恢复电路

为解决高速QPSK信号全数字解调的技术瓶颈问题,采用模拟方案 ,研制了一种四次方环载波恢复电路,重点介绍了应用混频器上变频特性的宽带平方电路以 及锁相环（PLL）载波提取电路的设计过程。测试结果表明,该载波恢复电路可以完成载频 为720 MHz、码速率100 Mbit/s～1 Gbit/s范围的QPSK信号同步载波恢复,解 决了高速信号相干解调中载波同步的关键技术问题。     

高速PCB设计中信号完整性的仿真与分析

讨论了高速PCB设计中涉及的定时、反射、串扰、振铃等信号完整性（SI）问题，结合CADENCE公司提供的高速PCB设计工具Specctraquest和Sigxp，对一采样率为125 MHz的AD／DAC印制板进行了仿真和分析，根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线，从各个环节上保证高速电路的信号完整性。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高，FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题，提出了一种采用基于位级联的多查找表分布式算法，并以一个32阶8位低通FIR滤波器为例，验证了所提出的方法。仿真结果表明，采用这种方法大大减少了FPGA硬件资源的耗费。     

基于FPGA 的1GHz高速采样处理平台设计

介绍了一种高速宽带采样的数字信号处理平台设计方法，论述了在XilinxV4 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计，介绍了与该设计相关的一些高速模数混合电路设计方法和一种采样后数据捕获的方法。该设计方案已用于瞬时测频中，并取得了良好的效果。     

RapidIO高速串行总线的信号完整性仿真

采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台，用VHDL语言和电路图完成系统设计描述，用MAX plusⅡ软件进行编译、综合和下载，实现了6点实序列DFT算法，并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点，用VHDL语言实现的基于IP核FFT算法具有很好的可移植性，可以重复使用，大大提高了设计效率。     

垂直偏移量任意可调的信号发生器的FPGA实现

基于FPGA和直接数字频率合成（DDS）技术,提出一种以软件方法实现波形信号垂直 偏移量任意可调的信号发生器的设计方案,通过引入除法器、加法器、数据取反 器实现对波形信号的幅度调节和垂直偏移量调节。采用FPGA芯片EP1C12Q240C8实验 验证了该波形信号发生器不需要外加硬件电路就可以实现对输出波形垂直偏移量的任意调节 ,且能灵活改变输出波形信号的幅度、相位和频率。     

基于噪声分布特性的脉冲信号自适应门限检测

通过分析数字脉冲信号幅度差分的概率分布模型，得到噪声的分布特性，并推导出用于脉冲信号检测的时域自适应门限。该门限可通过计算信号幅度差分绝对值的均值直接得到。该门限算法的第一个优点是门限值仅与噪声统计特性相关，与信号无关，可避免传统自适应算法中检测门限被强信号拉高，造成强信号附近的弱信号漏检问题;第二个优点是计算复杂度低，非常适合于实时性要求高而资源不足的现场可编程逻辑门阵列（FPGA）等硬件平台实现，为脉冲信号的实时捕获和后续的侦察处理提供支撑。     

一款光学瞬时测频接收机

采用时间波长映射技术，研制了一款40 Gsample/s高速光采样瞬时测频接收机原理样机。该样机摆脱电模数转换器的电子瓶颈，突破高速高品质光采样脉冲的产生、光电接口匹配和高效瞬时测频软硬件实现等关键技术，能够实现近20 GHz带宽内信号的采样、量化及瞬时测频。