一种高速全数字卫星信号模拟源平台

提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列 （FPGA）和高速模数转换器（DAC）为平台设计核心,采用了DAC与FPGA高速接口设计、并行 编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高 速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带 数字高斯白噪声生成等技术的研究与工程实践。     

基于瞬时幅度与小波分析相结合的数字调制制式的自动识别

本文提出了一种基于信号瞬时幅度与小波分析相结合的数字调制制式的自动识别新算法。该算法计算简单、实时性强,能够成功识别2ASK、4ASK、2FSK、4FSK及2PSK5种信号。仿真结果表明,该算法具有较高的识别率。     

星载AIS信号的带通采样与恢复

针对卫星接收机对模拟器件性能要求较高的问题,提出直接对接收到的射频信号进行采样,将模拟信号转换成数字信号,后续处理用软件模块实现的方法。同时结合自动识别系统（AIS）本身两个载波频率接近以及带宽较窄的特点,根据Nyquist带通抽样定理实现以较低速率采样来获取船舶状态信息,研究了一种星载AIS信号全数字解调方法和信息检测恢复技术。首先介绍了带通采样原理,其次详细研究了多用户AIS信号采样频率的确定、两个频道信号分离方法以及单通道信号如何下变频为基带信号,其中基带信号检测采用简化的基于Viterbi的非相干检测方法,最后结合AIS协议进行信号的恢复,并通过示波器采集实际船台发送的AIS信号进行了实验,验证了该过程的正确性。     

基于延时相乘及其改进算法的DS/FH信号率线检测

针对DS/FH（直扩/跳频）混合扩频信号截获和参数估计问题,提出了一种基于延时相 乘结合自适应滤波和分段自相关的新方法。该算法首先将输入信号进行自适应滤波以提高 信噪比,滤波后送入延时相乘器,最后将乘积后数据分段进行自相关,通过分析谱图即可检 测DS/FH混合扩频信号的码速率谱线。计算机仿真显示,改进的算法不但能适应低信噪比( -2 0 dB)条件下DS/FH混合扩频信号的检测,而且同时能够实现对码速率的估计。该方法所用 算法简单,适合采用硬件设计实现,且如果是合作目标信号,搜索时间短,实时性强。     

星载AIS的复值FastICA算法改进

针对星载船舶自动识别系统(AIS)的含噪复值信号盲分离算法分离效果不佳的问题,提出了改进的复值快速独立分量分析算法（FastICA）。该改进算法针对混合信号数目大于源信号数目的超定情况,对含噪混合信号的协方差矩阵进行特征值分解,利用其噪声对应的几个较小特征值估计噪声方差,修正白化矩阵,再应用Huber M估计函数优化该算法的目标函数。实验结果表明,运用该算法信号均方误差(SMSE)变小,信干比(SIR)变大,提高了信号的分离性能;同时,优化后的目标函数使算法具有良好的稳健性。     

TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进(TD-LTE)系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法(CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

基于FPGA的AIS中频收发信机设计及实现

针对海事自动识别系统（Automatic Identification System,AIS）收发信机的信号 处理主要采用专用芯片实现的现状,提出了一种中频数字化的替代方案,采用FPGA 完成AIS中频收发信机的信号处理。重点研究了突发GMSK中频信 号的调制、差分解调、位同步和帧同步的设计方法及实现过程。测试结果表明,采用并行化 的数字信号处理,增强了设备的灵活性和可靠性,并提高了设备的性能。     

一种用于高速QPSK解调的四次方环载波恢复电路

为解决高速QPSK信号全数字解调的技术瓶颈问题,采用模拟方案 ,研制了一种四次方环载波恢复电路,重点介绍了应用混频器上变频特性的宽带平方电路以 及锁相环（PLL）载波提取电路的设计过程。测试结果表明,该载波恢复电路可以完成载频 为720 MHz、码速率100 Mbit/s～1 Gbit/s范围的QPSK信号同步载波恢复,解 决了高速信号相干解调中载波同步的关键技术问题。     

混合中继转发机制下的资源分配

在基于放大转发（AF）和译码转发（DF）的混合中继转发机制模型下,为了使系统获得最大和速率,提出了相应的资源分配方案,在子载波对混合中继协议的判断选择和最优功率分配算法的基础上讨论了等效信道增益模型和非等效信道增益模型。在非等效信道增益模型中,为了降低计算复杂度提出了一种次优算法。在该机制模型下,系统自适应地选择AF或者DF转发,既克服了两种单一转发模式存在的弊端,又能获得更大的和速率,从而提高了资源利用率。仿真结果表明,当系统功率等因素变化时,该分配方案下的混合中继转发模型与传统的AF和DF模型相比系统和速率分别提高了60%和8%以上,充分说明了该系统的优越性。     

基于FPGA的数字示波器设计研究

该数字示波器以MSP430单片机和FPGA为控制核心,基于等效采样原理,实现对10Hz—10MHz的周期信号进行采样显示,实时采样速率≤1MSa/s,等效采样速率≥200MSa/s。同时可对波形进行实时存储和连续显示。信号波形显示清晰,操作简单,界面友好。     

中频快速DAGC算法及其FPGA实现

针对中频接收机大动态范围与高灵敏度的要求,提出了一种中频快速数字自动增益控制(DAGC)算法。该算法通过对正交视频信号进行符号判别实现快速幅度检波和门限比较,利用多级双门限分段线性化的方法实现数字对数放大(DLA),结合使用数控衰减器(DCA)扩大中频接收机的输入动态范围。给出了基于FPGA的中频快速DAGC实现方案。实际应用证明,采用该方案的数字化中频接收机在保证接收灵敏度为-58 dBm的情况下,动态范围可达80 dB以上。     

同频段混合信号中的无人机信号盲检测识别

无人机信号的探测识别技术是应对无人机黑飞滥用的关键技术之一。在实际信号监测环境中，经常会接收到多个信号的混合信号，它们在时域和频域上混叠且各信号分量调制样式相同。为解决在同频段混合信号中检测识别出无人机信号的问题，提出了一种通过谱特征分析判断无人机信号存在性的方法。分别采用基于二次方谱特征的无人机图传和WiFi混合信号检测识别算法以及基于频谱带宽特征的多无人机混合信号检测识别算法，通过对射频电路采集的信号进行仿真验证，实现了从同频段混合信号中检测识别出无人机信号分量。理论分析和实验测试结果证实了所提检测识别算法的有效性。     

多功能通信中频信号数字产生技术

无线战术通信系统采用越来越多的信号波形以满足各种战术使用功能的要求，中频数字化处理是目前软件无线电技术方案实现多功能通信的基本技术途径。通过简述多种调制方式中频信号数字产生的基本处理方法，提出了一种具体实施方案，并分析了其技术特点。     

用HSP50214B实现跳频信号的实时变频解跳处理

本文提出了一种对跳频信号进行解跳的方法。其基本思想是利用数字变频将跳频信号不同频率的各个跳段信号变频到统一载频上,使其转变为定频信号。文中着重论述了变频方案和内部参数的设计,并通过具体的例子说明了本方法基于HSP50214B的实现。     

基于参量直方分布的数字信号调制识别

本文就美国针对中国产品采取特定产品保障措施第一案,从基本案情、裁决推理、裁决结果和最终结果作了归纳,并就该案的相关法律问题和潜在影响做出分析。     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统(JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列(FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

基于FPGA 的1GHz高速采样处理平台设计

介绍了一种高速宽带采样的数字信号处理平台设计方法，论述了在XilinxV4 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计，介绍了与该设计相关的一些高速模数混合电路设计方法和一种采样后数据捕获的方法。该设计方案已用于瞬时测频中，并取得了良好的效果。     

基于软件无线电的中频数字化直扩系统的设计与实现

本文根据直接序列扩频原理,给出了一种基于软件无线电思想的中频数字化直扩系统的设计方案,并采用可编程数字器件实现。实验结果表明该方法达到了设计要求,并具有良好的通用性和灵活性。     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中.文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理.基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现.